• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體製程。於半導體基底上形成絕緣層。移除部分絕緣層，以形成多個隔離結構以及位於隔離結構之間的網狀開口，其中網狀開口暴露出半導體基底。進行選擇性成長製程，以由網狀開口暴露的半導體基底的表面成長半導體層，使得隔離結構位於半導體層中。
    公开号:TW201314836A
    申请号:TW100134813
    申请日:2011-09-27
    公开日:2013-04-01
    发明作者:Kuo-Hui Su；Yi-Nan Chen；Hsien-Wen Liu
    申请人:Nanya Technology Corp；
    IPC主号:H01L21-00
    专利说明:
    半導體製程
    本發明是有關於一種半導體製程。
    隨著半導體技術的進步，元件的尺寸不斷縮小，因此，為了防止相鄰的元件之間發生短路的現象，元件與元件之間的隔離也愈顯重要。目前常使用的隔離技術為淺溝渠隔離結構(Shallow Trench Isolation，STI)製程。
    傳統淺溝渠隔離結構是在半導體基底中形成溝渠，再於此溝渠中填入氧化物以形成用以隔離元件的隔離層。然而，由於溝渠的深寬比(aspect ratio)越來越大，伴隨的問題就是填入溝渠內的氧化物會有溝填不完全的現象。也就是在填溝過程中，隔離層中會產生孔洞，使得最後所形成之淺溝渠隔離結構內有孔洞。這些孔洞會降低或破壞淺溝渠隔離結構的隔離能力，導致元件漏電流或元件可靠度變差等相關問題。
    本發明提供一種半導體製程，適於製作具有高深寬比的隔離結構。
    本發明提供一種半導體製程。於半導體基底上形成絕緣層。移除部分絕緣層，以形成多個隔離結構以及位於隔離結構之間的網狀開口，其中網狀開口暴露出半導體基底。進行選擇性成長製程，以由網狀開口暴露的半導體基底的表面成長半導體層，使得隔離結構位於半導體層中。
    在本發明之一實施例中，上述之絕緣層包括氧化物。
    在本發明之一實施例中，上述之移除部分絕緣層的方法包括以下步驟。首先，於絕緣層上形成圖案化罩幕層。接著，以圖案化罩幕層為罩幕，移除部分絕緣層。
    在本發明之一實施例中，上述之圖案化罩幕層包括氮化物。
    在本發明之一實施例中，上述之半導體層的形成方法包括以下步驟。首先，經由選擇性成長製程，使半導體層填滿網狀開口且覆蓋位於隔離結構上的圖案化罩幕層。接著，以圖案化罩幕層為終止層，對半導體層進行平坦化製程，以暴露出圖案化罩幕層。然後，移除圖案化罩幕層。
    在本發明之一實施例中，上述之平坦化製程的方法包括化學機械研磨製程。
    在本發明之一實施例中，上述之移除圖案化罩幕層的方法包括剥除製程。
    在本發明之一實施例中，上述之各隔離結構的深寬比大於10。
    在本發明之一實施例中，上述之各隔離結構的寬度介於20 nm至30 nm之間。
    在本發明之一實施例中，上述之各隔離結構的高度介於200 nm至300 nm之間。
    在本發明之一實施例中，上述之半導體基底包括磊晶矽基底。
    在本發明之一實施例中，上述之選擇性成長製程包括選擇性矽成長製程。
    在本發明之一實施例中，上述之半導體層包括磊晶矽層。
    基於上述，在本發明之半導體製程中，是以圖案化絕緣層的方式來形成隔離結構，再以選擇性成長製程來形成位於隔離結構周圍的半導體層，使得隔離結構位於半導體層中。由於在此方法中無須進行溝渠的溝填步驟，故能避免因溝渠的深寬比過高所導致的溝填不完全的問題。因此，本發明之半導體製程具有簡單的步驟且符合半導體元件的尺寸微縮趨勢，使得隔離結構具有良好的隔離能力，進而提升半導體元件的可靠度與效能。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖1A至圖1E為依照本發明之一實施例之一種半導體製程的上視流程示意圖，以及圖2A至圖2E分別為沿圖1A至圖1E之I-I’線的剖面示意圖。請同時參照圖1A與圖2A，首先，於半導體基底100上形成絕緣層110。在本實施例中，半導體基底100例如是磊晶矽基底。絕緣層110的材料例如是氧化物，其形成方法例如是化學氣相沉積製程。
    請同時參照圖1B與圖2B，然後，移除部分絕緣層110，以形成多個隔離結構130以及位於隔離結構130之間的網狀開口140，其中網狀開口140暴露出半導體基底100。在本實施例中，移除部分絕緣層110的方法例如是包括以下步驟。首先，於絕緣層110上形成圖案化罩幕層120。接著，以圖案化罩幕層120為罩幕，移除部分絕緣層110。換言之，藉由圖案化絕緣層110的方式來形成隔離結構130。在本實施例中，圖案化罩幕層120的材料例如是氮化物，其例如是由多個條狀圖案所構成。移除部分絕緣層110的方法例如是乾式蝕刻製程或濕式蝕刻製程。在本實施例中，隔離結構130例如是具有高深寬比，諸如大於10的深寬比，舉例來說，隔離結構130的寬度w例如是介於20 nm至30 nm之間，以及隔離結構130的高度h例如是介於200 nm至300 nm之間。隔離結構130例如是具有矩形頂面的長方柱。網狀開口140與隔離結構130具有互補形狀，換言之，網狀開口140是由位於隔離結構130之間且圍繞隔離結構130的空間所構成，諸如具有如圖1B以內虛線與外虛線之間所表示的上視形狀(即點所表示的形狀)。當然，在其他實施例中，隔離結構130與網狀開口140也可以具有其他形狀。
    請同時參照圖1C與圖1D以及與圖2C與圖2D，而後，進行選擇性成長製程SGP，以由網狀開口140暴露的半導體基底100的表面成長半導體層150，使得隔離結構130位於半導體層150中。在本實施例中，半導體層150的形成方法包括以下步驟。首先，如圖1C與圖2C所示，經由選擇性成長製程SGP，使半導體層150填滿網狀開口140且覆蓋位於隔離結構130上的圖案化罩幕層120。在本實施例中，選擇性成長製程SGP例如是選擇性矽成長製程，半導體層150例如是磊晶矽層。接著，如圖1D與圖2D所示，以圖案化罩幕層120為終止層，對半導體層150進行平坦化製程，以暴露出圖案化罩幕層120。在本實施例中，平坦化製程例如是化學機械研磨製程。特別一提的是，進行平坦化製程可以避免半導體層150覆蓋圖案化罩幕層120，以確保被隔離結構130對半導體層150具有隔離作用，且使半導體層150具有平坦表面。再者，由於半導體層150是以選擇性成長製程SGP由半導體基底100的表面生長，因此半導體層150實質上可視為半導體基底100的延伸。也就是說，半導體層150實質上作為已形成有隔離結構130的半導體基底，用以在後續製程中形成元件。半導體層150的材料例如是與半導體基底100相同，諸如半導體基底100為磊晶矽基底，以及半導體層150為磊晶矽層。
    請同時參照圖1E與圖2E，接著，移除圖案化罩層120。在本發明之一實施例中，移除圖案化罩幕層120的方法例如是剥除製程。特別一提的是，在本實施例中，由於圖案化罩幕層120作為後續對半導體層150進行平坦化製程時的蝕刻終止層，因此會在進行完平坦化製程，才移除圖案化罩幕層120。然而，在其他實施例中，也可以在形成隔離結構130後，也就是進行圖1B與圖2B所示的步驟後，就移除圖案化罩幕層120。換言之，在一實施例中，也可以藉由調整選擇性成長製程SGP的參數，使生長半導體層150生長在隔離結構130之間而不會覆蓋隔離結構130的頂部，如此一來可省略半導體層150的平坦化步驟。
    隨著半導體元件尺寸的微縮，用以隔離元件的隔離結構尺寸亦隨之縮小而具有高深寬比。因此，在製作隔離結構的習知製程中，遭遇填入高深寬比之溝渠內的絕緣材料有溝填不完全的問題，使得最後所形成之淺溝渠隔離結構內會有孔洞產生，而導致半導體元件的可靠度與效能降低。在本實施例之半導體製程中，是先對半導體基底100上的絕緣層110進行圖案化，以形成多個隔離結構130以及位於隔離結構130之間且暴露半導體基底100的網狀開口140，接著利用選擇性成長製程SGP由經網狀開口140暴露的半導體基底100的表面生長半導體層150，使得隔離結構130位於由半導體基底100延伸的半導體層150中。也就是說，相較於習知是於半導體基底中形成溝渠，再於溝渠中填入氧化物以形成隔離結構，本實施例是先以圖案化絕緣層的方式來形成隔離結構，再以選擇性成長製程來形成位於隔離結構周圍的半導體層，使得隔離結構位於半導體層中。如此一來，具有隔離結構於其中的半導體層實質上作為後續用以形成元件的半導體基底。在本實施例之半導體製程中，無需將絕緣材料填入用以形成隔離結構的溝渠內，故能避免因溝渠的深寬比過高所導致的溝填不完全問題，進而避免因隔離結構內有孔洞所導致的半導體元件效能下降等缺點。換言之，本實施例之半導體製程可以簡單的製程輕易地形成具有高深寬比且結構完整的隔離結構。因此，本實施例之半導體製程符合半導體元件的尺寸微縮趨勢，使得隔離結構具有良好的隔離能力，進而提升半導體元件的可靠度與效能。
    綜上所述，在本發明之半導體製程中，是先對半導體基底上的絕緣層進行圖案化，以形成多個隔離結構與位於隔離結構之間且暴露半導體基底的網狀開口，再利用選擇性成長製程由經網狀開口暴露的半導體基底的表面生長半導體層，使得隔離結構位於由半導體基底延伸的半導體層中。如此一來，具有隔離結構於其中的半導體層實質上作為後續用以形成元件的半導體基底。由於在此方法中無須進行溝渠的溝填步驟，故能避免因溝渠的深寬比過高所導致的溝填不完全的問題。因此，本發明之半導體製程具有簡單的步驟且符合半導體元件的尺寸微縮趨勢，使得隔離結構具有良好的隔離能力，進而提升半導體元件的可靠度與效能。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．基底
    110．．．絕緣層
    120．．．圖案化罩幕層
    130．．．隔離結構
    140．．．網狀開口
    150．．．半導體層
    w．．．寬度
    h．．．高度
    SGP．．．選擇性成長製程
    圖1A至圖1E為依照本發明之一實施例之一種半導體製程的上視流程示意圖。
    圖2A至圖2E分別為沿圖1A至圖1E之I-I’線的剖面示意圖。
    100．．．基底
    120．．．圖案化罩幕層
    130．．．隔離結構
    140．．．網狀開口
    150．．．半導體層
    w．．．寬度
    h．．．高度
    SGP．．．選擇性成長製程
    权利要求:
    Claims (13)
    [1] 一種半導體製程，包括：於一半導體基底上形成一絕緣層；移除部分該絕緣層，以形成多個隔離結構以及位於該些隔離結構之間的一網狀開口，其中該網狀開口暴露出該半導體基底；以及進行一選擇性成長製程，以由該網狀開口暴露的該半導體基底的表面成長一半導體層，使得該些隔離結構位於該半導體層中。
    [2] 如申請專利範圍第1項所述之半導體製程，其中該絕緣層包括氧化物。
    [3] 如申請專利範圍第1項所述之半導體製程，其中移除部分該絕緣層的方法包括：於該絕緣層上形成一圖案化罩幕層；以及以該圖案化罩幕層為罩幕，移除部分該絕緣層。
    [4] 如申請專利範圍第3項所述之半導體製程，其中該圖案化罩幕層包括氮化物。
    [5] 如申請專利範圍第3項所述之半導體製程，其中該半導體層的形成方法包括：經由該選擇性成長製程，使該半導體層填滿該網狀開口且覆蓋位於該些隔離結構上的該圖案化罩幕層；以該圖案化罩幕層為終止層，對該半導體層進行一平坦化製程，以暴露出該圖案化罩幕層；以及移除該圖案化罩幕層。
    [6] 如申請專利範圍第5項所述之半導體製程，其中該平坦化製程的方法包括一化學機械研磨製程。
    [7] 如申請專利範圍第5項所述之半導體製程，其中移除該圖案化罩幕層的方法包括一剥除製程。
    [8] 如申請專利範圍第1項所述之半導體製程，其中各該隔離結構的深寬比大於10。
    [9] 如申請專利範圍第1項所述之半導體製程，其中各該隔離結構的寬度介於20 nm至30 nm之間。
    [10] 如申請專利範圍第1項所述之半導體製程，其中各該隔離結構的高度介於200 nm至300 nm之間。
    [11] 如申請專利範圍第1項所述之半導體製程，其中該半導體基底包括一磊晶矽基底。
    [12] 如申請專利範圍第11項所述之半導體製程，其中該選擇性成長製程包括一選擇性矽成長製程。
    [13] 如申請專利範圍第11項所述之半導體製程，其中該半導體層包括一磊晶矽層。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100282452B1|2001-02-15|반도체 소자 및 그의 제조 방법
    JP2004064083A|2004-02-26|自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法
    US9230861B2|2016-01-05|Method of forming a backside contact structure having selective side-wall isolation
    US6395598B1|2002-05-28|Semiconductor device and method for fabricating the same
    US8133777B1|2012-03-13|Method of fabricating memory
    KR100845103B1|2008-07-09|반도체소자의 제조방법
    US20100129979A1|2010-05-27|Semiconductor device having increased active region width and method for manufacturing the same
    TWI471976B|2015-02-01|半導體製程
    JP2006060184A|2006-03-02|半導体装置の製造方法
    TWI490980B|2015-07-01|導電接觸物之製造方法
    US10290728B2|2019-05-14|Semiconductor device and manufacturing method thereof
    CN107785426B|2020-01-31|一种半导体器件及其制造方法
    US8829642B2|2014-09-09|Semiconductor device and method for manufacturing the same
    KR102167618B1|2020-10-19|배선 형성 방법
    TWI479600B|2015-04-01|半導體裝置之製造方法
    US8124488B2|2012-02-28|Method of fabricating memory
    TWI351736B|2011-11-01|Methods for forming a semiconductor device
    US7199013B2|2007-04-03|Semiconductor device and method for fabricating the same
    TWI636504B|2018-09-21|半導體元件與隔離結構及其製作方法
    KR100607762B1|2006-08-01|반도체 소자의 셀로우 트렌치 분리막 형성 방법
    KR20110108546A|2011-10-06|다마신 공정을 이용한 반도체장치 제조 방법
    KR20100074422A|2010-07-02|반도체 소자 및 그의 제조 방법
    KR20020009767A|2002-02-02|반도체 소자의 제조방법
    TWI411063B|2013-10-01|記憶體的製造方法
    KR20050119412A|2005-12-21|누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법
    同族专利:
    公开号 | 公开日
    US20130071992A1|2013-03-21|
    TWI471976B|2015-02-01|
    CN103021923A|2013-04-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS6450439A|1987-08-21|1989-02-27|Oki Electric Ind Co Ltd|Manufacture of semiconductor device|
    US5446299A|1994-04-29|1995-08-29|International Business Machines Corporation|Semiconductor random access memory cell on silicon-on-insulator with dual control gates|
    KR20000043906A|1998-12-29|2000-07-15|김영환|반도체 소자의 제조 방법|
    JP2002057331A|2000-08-11|2002-02-22|Matsushita Electric Ind Co Ltd|半導体装置及びその製造方法|
    KR20020049807A|2000-12-20|2002-06-26|박종섭|반도체 디바이스의 소자 분리 방법|
    JP2004228466A|2003-01-27|2004-08-12|Renesas Technology Corp|集積半導体装置およびその製造方法|
    US20050104156A1|2003-11-13|2005-05-19|Texas Instruments Incorporated|Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes|
    KR20050106573A|2004-05-04|2005-11-10|삼성전자주식회사|선택적 에피택셜 성장법을 이용한 반도체 소자의 소자분리 방법|
    JP2005327867A|2004-05-13|2005-11-24|Matsushita Electric Ind Co Ltd|半導体装置およびその製造方法|
    US7125785B2|2004-06-14|2006-10-24|International Business Machines Corporation|Mixed orientation and mixed material semiconductor-on-insulator wafer|
    US7186622B2|2004-07-15|2007-03-06|Infineon Technologies Ag|Formation of active area using semiconductor growth process without STI integration|
    JP2007220892A|2006-02-16|2007-08-30|Toshiba Corp|半導体装置及びその製造方法|
    US7790528B2|2007-05-01|2010-09-07|Freescale Semiconductor, Inc.|Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation|
    US7749829B2|2007-05-01|2010-07-06|Freescale Semiconductor, Inc.|Step height reduction between SOI and EPI for DSO and BOS integration|
    US20100213517A1|2007-10-19|2010-08-26|Nxp B.V.|High voltage semiconductor device|
    JP5306669B2|2008-02-29|2013-10-02|ＡｚエレクトロニックマテリアルズＩｐ株式会社|シリカ質膜の形成方法およびそれにより形成されたシリカ質膜|
    US7892939B2|2008-03-06|2011-02-22|Infineon Technologies Ag|Threshold voltage consistency and effective width in same-substrate device groups|
    US7655532B1|2008-07-25|2010-02-02|Taiwan Semiconductor Manufacturing Company, Ltd.|STI film property using SOD post-treatment|
    KR20100076257A|2008-12-26|2010-07-06|주식회사 동부하이텍|반도체 소자 및 그 제조 방법|
    US20110084355A1|2009-10-09|2011-04-14|Taiwan Semiconductor Manufacturing Company, Ltd.|Isolation Structure For Semiconductor Device|US8729655B2|2011-06-20|2014-05-20|Omnivision Technologies, Inc.|Etching narrow, tall dielectric isolation structures from a dielectric layer|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/237,975|US20130071992A1|2011-09-21|2011-09-21|Semiconductor process|
    [返回顶部]